世界経済評論IMPACT（世界経済評論インパクト）

No.4067
世界経済評論IMPACT No.4067

半導体各社の2ナノを巡る攻防：TSMC，サムスン電子，インテル，ラビダス

朝元照雄

（九州産業大学 名誉教授）

2025.11.10

TSMCのケース

　台湾積体電路製造（TSMC）は10ナノメートル（１ナノは10億分の１メートル）以降，７ナノ，５ナノ，４ナノ，３ナノ，２ナノ，1.4ナノと，一世代ごとに線幅を70％縮小する微細化を進めてきた。回路線幅を微細化することで半導体の性能が向上し，消費電力の効率も上がるとされる。

　２ナノ半導体について，TSMCは2025年内に量産を開始する計画で，軌道に乗れば，今後数年間で数兆台湾ドル規模の収益を確保できると業界で見られている。具体的には，２ナノ（TSMCはN2と称している）には既に15社から発注が入り，既に設計段階に入っている。2025年内に新竹寶山工場（Fab 20）のN2生産は，P１とP２工場で量産化を開始し，同じく，高雄工場（Fab 22）でもN2でのP１とP２工場の量産化を開始する。新竹寶山工場と高雄工場は2026年に12インチウエハーの生産を月産10万枚とする予定だ。

　N2を順次改良・発展させたプロセスノードにあたるN2PとA16（1.6ナノ）は2026年下半期に量産化に入り，HPC（ハイパフォーマンスコンピューティング）向けの顧客10社からの受注を予定している。具体的に，高雄工場のP3，P4工場が量産化を開始する。なお，米国アリゾナ第３工場は2ナノとA16製造プロセスを導入，2028年に量産の予定である。ちなみに，「A」とは，「Angstrom:オングストローム」（100億分の１メートル）の頭文字である。

　A14（1.4ナノ）の研究開発も進められており，人工知能（AI）やデータセンターなどの需要拡大が迫る中，半導体産業は微細化を目指し研究開発にしのぎを削っている。具体的に，新竹寶山工場のP3とP4工場，高雄工場のP5工場，中部サイエンスパークの台中工場のP１～P4工場は，2025年10月17日に建設工事が始まり，2028年に量産化を予定している。TSMCはファウンドリーの王座を他社に奪われないように，顧客のニーズに応えられる生産体制の整備に余念がない。

　ここでの「ナノ」は実際の回路の実際の線幅を示すものではない。５ナノ以下になると，線幅の微細化は漏電のリスクがあるからだ。そこで各社は，半導体チップに載せられるトランジスターの数や性能を基に「２ナノ」などと呼んでいる。つまり，「２ナノ半導体」とは，半導体の性能や世代名を示しており，おおよそ３ナノ半導体よりも搭載するトランジスターの数が約2割増強していることや，消費電力の節約率などを示している。TSMCでは2025年内に２ナノの量産化が開始され，2028年頃に本格的A14の量産化に入る予定である。

　改めてTSMCのN2以降のチップを概観すると以下のようになる。

  • N2＝第1世代ナノシート（GAA：Gate-All-Around）FETを採用した基盤となるノード。
  • N2P＝N2の改良版でGAAFETを維持し，性能と電力効率を強化。
  • A16＝オングストローム時代の1.6ナノ級のチップでN2PのGAAFET構造を継承しつつ，Super Power Rail(SPR)という背面電源供給を導入。N2技術を基に，より根本的な改善を加えた次世代ノード。
  • A14＝A16技術をさらに発展させ，Nanoflex（設計の柔軟性）を進化させたNanoflex Proを採用している。

　一方，TSMCでは，チップレット（Chiplet）（大規模なチップの機能を小さな機能別チップ（ダイ）に分割し，それらを一つのパッケージに集積して動作させるモジュール化設計）を採用し，これを推進することで①歩留まり率の向上，②コスト削減，③柔軟性と再利用の実現，④性能向上（チップレット間の高密度配線や，3D積層技術による高性能化）を可能としている。

　さらに演算の核心とAI加速器（アクセラレータ＝AI（人工知能）の膨大な計算処理を高速化するために特化して設計されたハードウェアまたはソフトウェア）などを一つのパッケージに統合するCoWoS（コワース＝Chip-on-Wafer-on-Substrate）を採用，複数のダイをシリコンインターポーザ上に高密度に集積させ，高い処理性能と電力効率を実現する高性能な半導体パッケージング技術を確立した。NVIDIAのAIサーバーやAIチップなどの高性能コンピューティング（HPC）分野で広く採用されている。

サムスン電子のケース

　サムスン電子のロードマップを見ると，TSMCと同じように２ナノは2025年内に量産化され，その後は1.4ナノの研究開発に移行する。しかし，サムスン電子の難点は，３ナノの歩留まり率（良品率）が50％であるのに対し，２ナノは20～30％で，TSMCの90％台と比べると大きく劣るため，大型需要家からの受注が集まらない。3ナノの市場シェアを見ると，TSMCが9割以上，サムスン電子は1割以下だ。

　サムスン電子によれば，2ナノの良品率目標を70％台に据えており，2025年末か2026年初めにその水準に達するとしている。しかし。専門家は試験中の測定と実際の量産化には大きなギャップが存在すると指摘している。サムスン電子は次期スマートフォン「Galaxy S26 Ultra」搭載の「Exynos2600」に同社の2ナノチップを採用する。しかし，サムスン電子の2025年第２四半期のファウンドリー部門は２兆ウォンの赤字である。

　イーロン・マスク氏率いるテスラとサムスン電子は，テスラ向けの次世代AI半導体の供給にかかわる契約を締結した。同契約の期間は今後８年間で契約総額は約165億ドル（約2兆4300億円）となる。テキサス州に建設中のサムスン電子の新工場で生産される予定だ。この契約は，サムスン電子の半導体事業立て直しに貢献すると見られている。そのほかに，サムスン電子は任天堂のゲーム機に搭載されるNVIDIA設計の８ナノ半導体を供給する。

　サムスン電子と後述するインテルの大きな欠点は，半導体受託生産と自社用半導体生産をしている点である。つまり，顧客から委託された半導体の機密情報が漏れるリスクへの懸念を顧客に抱かせる点だ。

インテルのケース

　少し古いデータであるが，技術リファレンスサイトWikiChipが公表したTSMCの半導体製造プロセスの資料とインテルのそれを比較すると以下のようである。インテルは2015年に14ナノのICチップを開発し，この時点でTSMCは16ナノのICチップレベルに留まり，インテルが優勢を保っていた。ところがそれ以降，TSMCは2017年に12ナノ，2018年に10ナノ，2019年に７ナノと７ナノプラス（EUV使用），2020年に５ナノと６ナノ，2021年に５ナノプラス，2022年末に３ナノのICチップへと順調に開発を進め，量産化を果たした。

　インテルは2015年に14ナノのICチップ以降，2019年/2020年にようやく10ナノのICチップの量産化を完成させたに過ぎない。インテルの10ナノのICチップはTSMCの７ナノのICチップの実力（搭載されるトランジスターの数）に相当し，この時点でインテルはTSMCよりも１年以上遅れた計算になる。その後も2020年にTSMCが５ナノの量産化に入ったとき，インテルは7ナノの半導体チップの量産化を2022年～23年に予定したに過ぎず，両者の技術力の差はさらに開いた。現在，インテルはアリゾナ工場（Fab52）でIntel 18A（TSMCの2ナノに相当）の次世代用Panther LakeとClearwater Forest半導体を製造する。2025年末には12インチウエハーの月産1000枚，2026年に月産1万枚，2027年に3万枚と拡大させる予定である。その後，ニューメキシコ州に封止めの施設を建設する予定である。

　インテルのIntel 18AやIntel 18A-ProはマイクロソフトにAI（人工知能）チップを提供している。マイクロソフトはブロードコムに設計を依頼し，ASIC（特定用途向けIC）をインテルに発注する。それはマイクロソフトのMaia 2でAIに搭載される。一方，マイクロソフトのBragaはTSMCの3ナノを使用，2026年に生産の予定である。

　過去において，アップルはインテルからCPUを調達し，自社のパソコンに搭載したが，アップルのパソコンMac Bookに搭載したM－1チップは，アップルが自ら設計し，ARMのプラットフォームを採用してTSMCが製造した５ナノのSoC（システム・オン・ア・チップ）である。この最新鋭Mac Bookからこの方式に転換された。要するに，過去の“半導体の帝王”であるインテルの凋落によって，アップルはインテル製CPUを使わずに，自社製品の半導体チップに転換することとなった。

ラビダスのケース

　ラビダスは日本半導体産業のルネサンスの象徴として注目されている。ラビタスはデンソー，キオクシア，三菱UFJ銀行，NEC，NTT，ソフトバンク，ソニー，トヨタという日本の主要企業８社から73億円の出資を受け，2022年８月10日に設立された。日本政府（経済産業省・NEDO）から総額1兆円近くに上る巨額の支援を受ける国策企業のラビダスは2025年7月に試作品を公開，2027年の量産化を予定している。2ナノ半導体製造は大きな挑戦である。ラビダスは最初の良品率を50％とする目標に立て，長期目標では80%から90%を目指す。しかし専門家によると，サムスン電子やインテルなどの先行企業は2ナノの試作においても良品率の問題に直面した。

　ラビダスは高付加価値のオーダーメイドの半導体にビジネスの重心を置いており，少量多品種供給方式で，柔軟に顧客のニーズに応えるスタイルを採用している。しかし，TSMCが創業当初，実績がないために，高額の半導体チップ製造を委託してくれる顧客が見つからないという困難に直面したことを考えれば，ラビダスにも同様の困難が待ち受けるだろう。

［参考文献］
（URL:http://www.world-economic-review.jp/impact/article4067.html）

※ 本サイトに掲載されたの論文、コラム等の内容は執筆者の個人的な見解であり、ITIおよび文眞堂の公式見解を示すものではありません。

世界経済評論IMPACT 企画・編集：国際貿易投資研究所（ITI） ／ 製作：文眞堂

関連記事

朝元照雄

180 件のコラム >>

最新のコラム

3524 件のコラム >>

世界経済評論IMPACT 記事検索